



PAN3029 / PAN3060 系列

产品说明书

V1.9 Aug. 2024

上海磐启微电子有限公司

低功耗远距离无线收发芯片

Overview

PAN3029 / PAN3060 is a low-power long-distance wireless transceiver chip using ChirpIoT™ modulation and demodulation technology. It supports half-duplex wireless communication and operates in the frequency bands of 137~187MHz, 205~281MHz, 408~550MHz and 816~1110MHz. The chip has the characteristics of high anti-interference, high sensitivity, low power consumption and ultra-long transmission distance. It has a maximum sensitivity of -143dBm and a maximum output power of 20dBm, which produces an industry-leading link budget, making it the best choice for long-distance transmission and applications with extremely high reliability requirements.

Compared with conventional modulation technology, PAN3029 / PAN3060 also has significant advantages in blocking and adjacent channel selection, which can further improve communication reliability. At the same time, it also provides greater flexibility. Users can adjust the spread spectrum modulation bandwidth, spreading factor and error correction rate by themselves, effectively improving the trade-off between distance, anti-interference ability and power consumption of chips using conventional modulation technology.

主要特性

- 工作频段：
137~187MHz, 205~281MHz, 408~550MHz,
816~1110MHz
- 调制方式：ChirpIoT™
- 发射输出功率：-30dBm~20dBm
- 最大链路预算可达：163dB
- 灵敏度低至：-143dBm@62.5kHz
- 工作电流
 - 深度休眠电流：260nA
 - 接收电流：4.1mA@DCDC 模式
 - 发射电流：
 - 96mA@20dBm
 - 13mA@-2dBm
- 支持带宽
 - PAN3029：62.5kHz、125kHz、250kHz、500kHz
 - PAN3060：125kHz、250kHz、500kHz
- 支持 SF 因子，支持扩频因子自动识别
 - PAN3029：5~12
 - PAN3060：5~9
- 支持码率：4/5, 4/6, 4/7, 4/8
- 支持 CAD 功能
- 支持低速率模式：0.08~59.9kbps

- 支持 4 线 SPI / 3 线 SPI / I2C 配置接口，支持 4 个 GPIO
- 工作电压：
1.8V ~3.6V (DCDC 模式 2V~3.6V)
- 工作温度：-40°C~85°C
- 封装：QFN28 (4×4mm)

典型应用

- 智慧工厂
- 智慧水务
- 智慧农业
- 智慧医疗
- 智慧社区
- 智慧消防

目录

概述	2
主要特性	2
典型应用	2
目录	3
1 命名规则	6
2 订购信息	7
3 系统结构方框图	8
4 引脚定义和说明	9
4.1 引脚图	9
4.2 引脚说明	10
5 电气特性	12
5.1 绝对最大额定值	12
5.2 直流电特性	12
5.3 RF 特性	14
6 频率综合电路	17
7 Modem	18
7.1 调制参数	18
7.1.1 信号带宽	18
7.1.2 扩频因子	18
7.1.3 编码码率	18
7.1.4 低速率模式	18
7.2 帧结构	19
8 MAC 设计	20
8.1 发送接收模式	20
8.2 发射机模式	20
8.2.1 单包发送模式	21
8.2.2 连续发送模式	22
8.3 接收机模式	23
8.3.1 单包接收模式	23
8.3.2 带超时的单包接收模式	24
8.3.3 连续接收模式	25
8.4 IRQ 中断	26
8.5 CAD-IRQ 中断	27
9 接口设计	28
9.1 四线 SPI	28
9.1.1 四线 SPI 写时序	29
9.1.2 四线 SPI 读时序	29
9.1.3 四线 SPI 时序要求	29
9.2 三线 SPI	30
9.2.1 三线 SPI 写时序	30
9.2.2 三线 SPI 读时序	30
9.2.3 三线 SPI 时序要求	30
9.3 I2C	31
9.3.1 I2C 写时序	31
9.3.2 I2C 读时序	31
9.3.3 I2C 时序要求	32

9.4	FIFO.....	32
9.5	GPIO.....	32
9.5.1	外置 PA 控制 GPIO.....	32
9.5.2	CAD 监测 GPIO.....	33
10	ChirpIoT 特殊功能说明.....	34
10.1	RSSI 功能.....	34
10.1.1	ChirpIoT 信号的 RSSI 指示.....	34
10.1.2	信道检测 RSSI 指示.....	34
10.2	信号噪声能量统计功能.....	34
10.3	信道活跃检测 (CAD)	34
10.3.1	ChirpIoT 信号前导段检测.....	35
10.3.2	ChirpIoT 信号数据段检测.....	36
10.4	MAPM 模式功能.....	36
10.5	eFuse 功能.....	37
10.6	提前中断功能.....	37
10.7	智能化 SF 识别.....	38
11	操作模式说明.....	39
11.1	综述.....	39
11.2	工作模式说明.....	40
11.2.1	Deep Sleep 模式.....	40
11.2.2	Sleep 模式.....	40
11.2.3	STB1 模式.....	40
11.2.4	DCDC 模式.....	40
11.2.5	STB2 模式.....	40
11.2.6	STB3 模式.....	40
11.2.7	TX 模式.....	40
11.2.8	RX 模式.....	40
12	寄存器.....	41
12.1	系统配置.....	41
12.2	模式配置.....	41
12.3	MAC 配置 (低压区寄存器)	42
12.4	GPIO 接口配置 (低压区寄存器)	43
12.5	基本操作配置.....	44
13	参考原理图.....	46
14	封装尺寸.....	49
15	注意事项.....	50
16	储存条件.....	51
	缩略语.....	52
	修订历史.....	53
	联系方式.....	54


表目录

表 4-1 引脚说明	10
表 5-1 绝对最大额定值	12
表 5-2 电压和电流（频率 490MHz）	12
表 5-3 电压和电流（频率 915MHz）	13
表 5-4 通用 RF 特性（频率 490MHz）	14
表 5-5 通用 RF 特性（频率 915MHz）	15
表 9-1 GPIO 端口模式配置	32
表 14-1 QFN28 封装尺寸	49

图目录

图 3-1 系统结构方框图	8
图 4-1 引脚图	9
图 7-1 PHY 帧结构	19
图 8-1 单包发送模式状态流程图	21
图 8-2 连续发送模式流程图	22
图 8-3 单包接收模式流程图	23
图 8-4 带超时的单包接收模式流程图	24
图 8-5 连续接收模式流程图	25
图 9-1 SPI 写时序	29
图 9-2 SPI 读时序	29
图 9-3 3 线 SPI 写时序	30
图 9-4 3 线 SPI 读时序	30
图 9-5 I2C 起始信号	31
图 9-6 I2C 终止信号	31
图 9-7 I2C 写时序	31
图 9-8 I2C 读时序	31
图 10-1 信道活跃检测（CAD）	35
图 10-2 智能化 SF 识别	38
图 11-1 工作模式设置流程	39
图 13-1 433MHz 参考原理图	46
图 13-2 Switchless 433MHz 参考原理图	46
图 13-3 490MHz 参考原理图	47
图 13-4 Switchless 490MHz 参考原理图	47
图 13-5 863MHz 参考原理图	48
图 13-6 915MHz 参考原理图	48
图 14-1 QFN28 封装图	49
图 15-1 回流焊工艺曲线图	50

1 命名规则



2 订购信息

产品型号	芯片类型	封装	引脚数	IO	支持带宽	SF 因子	比特速率	温度	包装
PAN3029 U0GA	Sub-1G	QFN	28	4	62.5kHz 125kHz 250kHz 500kHz	SF5~SF12	0.08~ 59.9kbps	-40~85°C	Tape & Reel
PAN3060 U0GA	Sub-1G	QFN	28	4	125kHz 250kHz 500kHz	SF5~SF9	0.5~ 59.9kbps	-40~85°C	Tape & Reel

订购前，请咨询销售以获取最新的量产信息。

本手册按最大封装和最全功能进行描述，各型号的配置差异请参考本页订购信息。

3 系统结构方框图




图 3-1 系统结构方框图

4 引脚定义和说明

4.1 引脚图




图 4-1 引脚图

4.2 引脚说明

表 4-1 引脚说明

序号	符号	类型	功能
1	DCDC_IND	AO	内部 DCDC 输出，连接外部串联电感
2	DCDC_FB	AI	内部 DCDC 反馈输入，DCDC 模式与 VDD1/2/3 相连
3	NC		为保证最佳性能，建议和 GND_DCDC 连接
4	GND_DCDC	G	模拟地
5	NC		为保证最佳性能，建议和 GND_DCDC 连接
6	DVDD	P	数字电源 LDO 输出
7	VDD1/2/3	P	模拟电源，DCDC 模式连接 VFB，非 DCDC 模式连接总电源
8	VBAT	P	模拟电源，连接总电源
9	VDD_PA	P	PA 电源 LDO 输出
10	ANT_TX	AO	发射端 PA 输出
11	NC		为保证最佳性能，建议和 GND 连接
12	ANT_RX	AI	接收端 LNA 输入
13	NC		为保证最佳性能，建议和 GND 连接
14	NC		为保证最佳性能，建议和 GND 连接
15	XC2	AI	晶振输入
16	XC1	AO	晶振输出
17	GPIO0	I/O	数字 IO
18	GPIO10	I/O	数字 IO
		O	外置 PA 控制信号
19	GPIO11	I/O	数字 IO
		O	信道状态指示信号
20	GPIO3	I/O	数字 IO
21	IRQ	O	中断信号
22	MOSI	I	SPI 数据输入信号
23	MISO	O	SPI 数据输出信号
24	SCK	I	SPI 串行时钟
25	CSN	I	SPI 片选信号
26	NRST	I	复位
27	VBAT_IO	P	数字 GPIO 电源，连接总电源
28	VBAT_DCDC	P	DCDC 电源，连接总电源



29	E-PAD	G	芯片底部 GND 焊盘，需要接地
----	-------	---	------------------

5 电气特性

本章节所有参数是基于 $T_A=25^{\circ}\text{C}$ 、供电电压 3.3V 测试，除非有其他特殊说明。

5.1 绝对最大额定值

表 5-1 绝对最大额定值

符号	参数	条件	最小值	典型值	最大值	单位
VDD	VDD1/VDD2/VDD3/VBAT/VBAT_IO	频率：490MHz	-0.3	3.3	3.6	V
V _I	输入电压		-0.3	-	VDD	V
V _O	输出电压		VSS	-	VDD	V
T _{OP}	工作温度		-40	-	85	°C
T _{STG}	存储温度		-55	-	125	°C

注意：

- 超过一个或多个限制值可能会对芯片造成永久性损坏。
- 静电敏感设备，操作时符合保护规则。

5.2 直流电特性

测试条件：

- 频率：490MHz

表 5-2 电压和电流（频率 490MHz）

符号	参数	最小值	典型值	最大值	单位	测试条件
VDD	电源	1.8	3.3	3.6	V	$T_A=25^{\circ}\text{C}$ ，LDO 模式
		2	3.3	3.6	V	$T_A=25^{\circ}\text{C}$ ，DCDC 模式
VSS	地	-	0	-	V	-
I _{DeepSleep}	深度休眠电流	-	260	-	nA	-
I _{Sleep}	休眠电流	-	620	-	nA	-
I _{TX,20dBm}	TX 模式的工作电流	-	96	-	mA	20dBm 输出功率
I _{TX,18dBm}	TX 模式的工作电流	-	77	-	mA	18dBm 输出功率
I _{TX,-2dBm}	TX 模式的工作电流	-	13	-	mA	-2dBm 输出功率
I _{RX,LDO}	RX 模式的工作电流	-	7.8	-	mA	LDO 模式下，最大 LNA 增益
I _{RX,DCDC}	RX 模式的工作电流	-	4.1	-	mA	DCDC 模式下，最大 LNA 增益
V _{OH}	输出高电平电压	VDD-0.3	-	VDD	V	-
V _{OL}	输出低电平电压	VSS	-	VSS+0.3	V	-

V _{IH}	输入高电平电压	0.8*VDD	-	-	V	-
V _{IL}	输入低电平电压	-	-	0.2*VDD	V	-
SPI_rate	SPI 速率	-	-	10	Mbps	-

测试条件:

- 频率: 915MHz

表 5-3 电压和电流 (频率 915MHz)

符号	参数	最小值	典型值	最大值	单位	测试条件
VDD	电源	1.8	3.3	3.6	V	T _A =25°C, LDO 模式
		2	3.3	3.6	V	T _A =25°C, DCDC 模式
VSS	地	-	0	-	V	-
I _{DeepSleep}	深度休眠电流	-	260	-	nA	-
I _{Sleep}	休眠电流	-	620	-	nA	-
I _{TX,20dBm}	TX 模式的工作电流	-	100	-	mA	20dBm 输出功率
I _{TX,18dBm}	TX 模式的工作电流	-	81	-	mA	18dBm 输出功率
I _{TX,-2dBm}	TX 模式的工作电流	-	15	-	mA	-2dBm 输出功率
I _{RX,LDO}	RX 模式的工作电流	-	7.8	-	mA	LDO 模式下, 最大 LNA 增益
I _{RX,DCDC}	RX 模式的工作电流	-	4.1	-	mA	DCDC 模式下, 最大 LNA 增益
V _{OH}	输出高电平电压	VDD-0.3	-	VDD	V	-
V _{OL}	输出低电平电压	VSS	-	VSS+0.3	V	-
V _{IH}	输入高电平电压	0.8*VDD	-	-	V	-
V _{IL}	输入低电平电压	-	-	0.2*VDD	V	-
SPI_rate	SPI 速率	-	-	10	Mbps	-

5.3 RF 特性

测试条件:

- 频率: 490MHz
- 纠错码 = 4/8
- 误包率 $\leq 5\%$
- Payload 长度 = 10Bytes

表 5-4 通用 RF 特性 (频率 490MHz)

符号	描述	条件	最小	典型	最大	单位
通用频率						
F _{op}	工作频率	-	137	-	187	MHz
		-	205	-	281	MHz
		-	408	-	550	MHz
		-	816	-	1110	MHz
F _{xtal}	晶振频率	-	-	32	-	MHz
R _S	晶体串联电阻	-	-	30	50	Ω
C _{FOOT}	晶体外部电容	-	8	15	22	pF
C _{LOAD}	晶体负载电容	-	6	10	12	pF
F _{TOL}	初始频率容限	-	-	± 10	-	ppm
BR	比特速率 (PAN3029 系列)	-	0.08	-	59.9	kbps
	比特速率 (PAN3060 系列)	-	0.5	-	59.9	kbps
发射器						
P _{LPWAN}	输出功率	-	-30	-	20	dBm
接收器						
RF_62.5 (LDO)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 62.5 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-129 -137 -143	- - -	dBm
RF_125 (LDO)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 125 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-126 -134 -140	- - -	dBm
RF_250 (LDO)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 250 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-124 -132 -137	- - -	dBm
RF_500 (LDO)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 500 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-121 -129 -134	- - -	dBm
RF_62.5 (DCDC)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 62.5 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-125 -133 -139	- - -	dBm
RF_125 (DCDC)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 125 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-122 -130 -137	- - -	dBm
RF_250	RF 灵敏度, 长距离模式, 最高 LNA 增益,	SF = 7	-	-120	-	dBm

(DCDC)	使用分离的 RX/TX 通道 250 kHz 带宽	SF = 10	-	-128	-	
		SF = 12	-	-134	-	
RF_500 (DCDC)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 500 kHz 带宽	SF = 7	-	-117	-	dBm
		SF = 10	-	-125	-	
		SF = 12	-	-130	-	

测试条件:

- 频率: 915MHz
- 纠错码 = 4/8
- 误包率 $\leq 5\%$
- Payload 长度 = 10Bytes

表 5-5 通用 RF 特性 (频率 915MHz)

符号	描述	条件	最小	典型	最大	单位
通用频率						
F _{op}	工作频率	-	137	-	187	MHz
		-	205	-	281	MHz
		-	408	-	550	MHz
		-	816	-	1110	MHz
F _{xtal}	晶振频率	-	-	32	-	MHz
R _S	晶体串联电阻	-	-	30	50	Ω
C _{FOOT}	晶体外部电容	-	8	15	22	pF
C _{LOAD}	晶体负载电容	-	6	10	12	pF
F _{TOL}	初始频率容限	-	-	± 10	-	ppm
BR	比特速率 (PAN3029 系列)	-	0.08	-	59.9	kbps
	比特速率 (PAN3060 系列)	-	0.5	-	59.9	kbps
发射器						
P _{LPWAN}	输出功率	-	-30	-	20	dBm
接收器						
RF_62.5 (LDO)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 62.5 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-128 -136 -141	- - -	dBm
RF_125 (LDO)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 125 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-125 -132 -138	- - -	dBm
RF_250 (LDO)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 250 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-121 -129 -135	- - -	dBm
RF_500 (LDO)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 500 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-119 -127 -132	- - -	dBm
RF_62.5 (DCDC)	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使用分离的 RX/TX 通道 62.5 kHz 带宽	SF = 7 SF = 10 SF = 12	- - -	-128 -136 -140	- - -	dBm

RF_125 (DCDC)	RF 灵敏度，长距离模式，最高 LNA 增益， 使用分离的 RX/TX 通道 125 kHz 带宽	SF = 7	-	-125	-	dBm
		SF = 10	-	-132	-	
		SF = 12	-	-137	-	
RF_250 (DCDC)	RF 灵敏度，长距离模式，最高 LNA 增益， 使用分离的 RX/TX 通道 250 kHz 带宽	SF = 7	-	-120	-	dBm
		SF = 10	-	-129	-	
		SF = 12	-	-135	-	
RF_500 (DCDC)	RF 灵敏度，长距离模式，最高 LNA 增益， 使用分离的 RX/TX 通道 500 kHz 带宽	SF = 7	-	-118	-	dBm
		SF = 10	-	-126	-	
		SF = 12	-	-130	-	

6 频率综合电路

芯片集成了高性能射频收发电路，可支持 150M/230M/400M/800M 等多个 Sub-1GHz 频段。

芯片包含一个高性能、低相位噪声、完全集成的小数频率综合器。该频率综合器在接收模式下用于生成下变频混频器使用的 LO 频率。在发射模式下，它也被用来直接产生调制的射频载波。小数频率综合器提供了出色的相位噪声性能，频率分辨率小于 100Hz，并具有低功耗特点。该频率综合器具有快速的频率稳定功能，能在很短的时间完成接收和发射频率稳定，以优化芯片功耗。

7 Modem

芯片采用支持 ChirpIoT™ 传输的调制解调器，通过优异的扩频调制技术和前向纠错技术，实现超高的通信链路预算。与传统的基于 FSK 的调制方式相比，增加了无线电通信链路的范围和稳定性。

ChirpIoT™ 调制解调器在抗干扰能力方面做了极大的增强，相对于 FSK 的调制方式，ChirpIoT™ 调制解调器在同频干扰方面抑制能力可达 19dB，即干扰信号能量可比 ChirpIoT™ 信号高 19dB，这极大的保证了 ChirpIoT™ 信号可与其他调制系统简单地共存，并大量使用在混合网络通信中。

7.1 调制参数

芯片通过配置不同的调制参数来优化 ChirpIoT™ 信号的传输性能，达到传输速率、传输距离、传输可靠性的平衡。具体参数如下：

- 信号带宽 (BW)
- 扩频因子 (SF)
- 编码码率 (CR)
- 低速率模式 (LDR)

7.1.1 信号带宽

PAN3029 可支持四种信号带宽，分别是 500kHz，250kHz，125kHz，62.5kHz。

PAN3060 可支持三种信号带宽，分别是 500kHz，250kHz，125kHz。

通过寄存器配置可选用不同的信号带宽。

7.1.2 扩频因子

PAN3029 可支持从 SF5 到 SF12 共 8 种不同的扩频因子，PAN3060 可支持从 SF5 到 SF9 共 5 种不同的扩频因子。扩频因子越大，数据传输净荷速率越低。

7.1.3 编码码率

芯片采用前向纠错技术，支持 CR45，CR46，CR47，CR48 四种不同的编码码率。该前向纠错技术可对一定范围的错误 bit 进行纠错，提高传输可靠性。

7.1.4 低速率模式

低速率模式为 ChirpIoT™ 调制技术的一种通信模式，通过降低单位时间内携带的有效 bit 信息，提高了信号传输的高可靠。

7.2 帧结构

ChirpIoT™传输信号的帧结构包括四部分,信号 Preamble 前导段,Header 信息段, Payload 数据段, CRC 校验段, 如下图。



图 7-1 PHY 帧结构

8 MAC 设计

8.1 发送接收模式

芯片的发射机具有两种独特的工作模式，接收机具有三种独特的工作模式。

发射机的工作模式：

- 单包发送模式
- 连续发送模式

接收机的工作模式：

- 单包接收模式
- 带超时的单包接收模式
- 连续接收模式

8.2 发射机模式

在 MAC 发送模式中，有单包发送和连续发送模式两种。可用模式选择寄存器进行选择。

在模式选择寄存器选择了 TX 模式之后，状态机进入 TX 准备状态，等待 FIFO 写满数据之后，进入 TX 发送状态。

当 MAC 进入 TX 发送模式，功耗控制模块陆续打开 LDO 模块、PLL 模块、PA 等模拟模块电路，之后发送 TX 起始信号给 Modem 模块，开始发送数据。

数据发送完毕之后，依次关闭 LDO 模块、PLL 模块、PA 等模拟模块电路。然后向 MCU 发送 IRQ 信号，MCU 清除 IRQ 后，可配置 REG_OPT_MODE 寄存器，进入 STB3 模式，结束一次 TX 流程。

8.2.1 单包发送模式

单包发送模式的状态流程图如图 8-1 所示。




图 8-1 单包发送模式状态流程图

8.2.2 连续发送模式

连续发送模式的状态流程图如图 8-2 所示。




图 8-2 连续发送模式流程图

8.3 接收机模式

在 MAC 接收模式中，有单包接收、带超时的单包接收和连续接收模式，用 2 位模式选择寄存器进行选择。

在模式选择寄存器选择了 RX 模式之后，状态机进入 RX 接收状态。

当 MAC 进入接收模式，功耗控制模块陆续打开 LDO，PLL 等模拟模块电路，同时发送 RX 起始信号给 Modem，开始接收数据。

数据接收完毕之后，依次关闭 LDO、PLL 等模拟模块电路。然后向 MCU 发送 IRQ 信号，MCU 清除 IRQ 后，可配置 REG_OPT_MODE 寄存器，进入 STB3 模式，结束一次 RX 流程。

8.3.1 单包接收模式

单包接收模式的状态流程图如图 8-3 所示。




图 8-3 单包接收模式流程图

8.3.2 带超时的单包接收模式

带超时的单包接收模式的状态流程图如图 8-4 所示。




图 8-4 带超时的单包接收模式流程图

8.3.3 连续接收模式

连续接收模式的状态流程图如图 8-5 所示。




图 8-5 连续接收模式流程图

连续接收模式与单包接收模式和带超时的单包接收模式不同点在于，数据接收完毕之后，向 MCU 发送 IRQ 信号，MCU 清除 IRQ 后，开始下一次的数据接收。若要退出连续接收模式，模式选择寄存器选择晶振输出模式，之后依次关闭 LDO 模块、PLL 模块等模拟模块电路，结束一次连续接收模式流程。

8.4 IRQ 中断

芯片所有中断共同使用 1 个外部中断 IO 引脚 IRQ，中断引脚为高电平有效。芯片共有 7 种中断类型，如下。中断可通过中断使能寄存器打开，通过中断状态寄存器进行中断状态读取。

中断使能寄存器	描述
REG_MAPM_IRQ_MASK	MAPM 模式下的 IRQ MASK 使能 0: 产生 MAPM 的 IRQ 中断 1: 不产生 MAPM 的 IRQ 中断
REG_RX_HMP_ERR_MASK	纠错码错误 IRQ 中断掩码 0: 不产生纠错码错误的 IRQ 中断 1: 产生纠错码错误的 IRQ 中断
REG_RX_PLHD_DONE_MASK	提前中断模式掩码 0: 不产生提前中断模式的 IRQ 中断 1: 产生提前中断模式的 IRQ 中断
REG_RX_DONE_MASK	rx 完成 irq 掩码 0: 不产生 rx 完成的 IRQ 中断 1: 产生 rx 完成的 IRQ 中断
REG_RX_PL_CRC_ERR_MASK	Rx 有效负载 crc 错误 irq 掩码 0: 不产生 Rx 有效负载 crc 错误的 IRQ 中断 1: 产生 Rx 有效负载 crc 错误的 IRQ 中断
REG_RX_TIMEOUT_MASK	Rx 超时 irq 掩码 0: 不产生 Rx 超时的 IRQ 中断 1: 产生 Rx 超时的 IRQ 中断
REG_TX_DONE_MASK	Tx 完成 irq 掩码 0: 不产生 Tx 完成的 IRQ 中断 1: 产生 Tx 完成的 IRQ 中断

中断状态寄存器	描述
REG_MDM_MAPM_IRQ	MAPM 的 IRQ 中断
REG_RX_HM_P_ERR_IRQ	纠错码错误的 IRQ 中断
REG_RX_PLHD_DONE_IRQ	提前中断模式的 IRQ 中断
REG_RX_DONE_IRQ	Rx 完成的 IRQ 中断
REG_RX_PL_CRC_ERR_IRQ	Rx 有效负载 crc 错误的 IRQ 中断
REG_RX_TIMEOUT_IRQ	Rx 超时的 IRQ 中断
REG_TX_DONE_IRQ	Tx 完成的 IRQ 中断

8.5 CAD-IRQ 中断

芯片 CAD-IRQ 中断引脚复用了 GPIO11 引脚，使用时需要将 GPIO11 硬件配置成 CAD-IRQ 输出模式。

寄存器名称	寄存器位置	描述
REG_OUT_FUNC_SEL_CAD	page0, 0x5e, bit6	CAD 功能选择 当 REG_OUT_FUNC_SEL_CAD 为 1, GPIO 为普通的 IO, 其输出可由寄存器 PAD_OUT_REG 配置; 当 REG_OUT_FUNC_SEL_CAD 为 0, GPIO 输出为 CAD 功能管脚。
PAD_OUT_REG_CAD	page0, 0x68, bit3	控制 GPIO11 输出的寄存器。

9 接口设计

芯片可通过四线 SPI、三线 SPI 和 I2C 三种方式对寄存器、收发 FIFO 进行读写，默认同时支持四线 SPI 和 I2C，三线 SPI 需要通过寄存器 SPI3_EN_REG 配置生效。

注意：FIFO 地址是特殊区域，该区域的寄存器地址为这些特殊区域的进入地址，操作方式与常规寄存器有不同。FIFO 操作方式请参考 9.4 FIFO 章节。

9.1 四线 SPI

芯片实现了 SPI 总线的从机 Slave，用于读写寄存器和 FIFO。SPI 总线为四线制，分别为：

- SCK（时钟）
- CSN（片选信号，低电平有效）
- MOSI（数据输入）
- MISO（数据输出）

其中 SCK、CSN、MOSI 由主机 Master 控制，MISO 由 Slave 控制。

在通信过程中，以 CSN 电平拉低起始，直至 CSN 电平拉高时结束本次传输过程。主机 Master 通过 MOSI 发送数据，MISO 接收数据。SCK 下降沿时产生数据，上升沿时进行数据采样。

Master 传输的信息由 Address Byte 和 Data Byte 两部分组成。其中 Address Byte 前 7bit 为地址位 `addr`；最后 1bit 为读写位 `wr`，写操作时该 bit 置 1，读操作时该 bit 置 0。

SPI 有三种传输模式：

- **Single:** 单字节传输模式。信息仅为 2byte，Master 通过 MOSI 发送 Address Byte。若为写操作，Master 继续通过 MOSI 发送 Data Byte；若为读操作，则 Master 读取 MISO 上 Slave 回复的 Data Byte。
- **Burst:** 突发连续传输模式。信息大于 2byte，Address Byte 后跟若干个 Data Byte，Data Byte 之间无需增加 Address Byte，从机 Slave 内部会自动在每个 Data Byte 之间递增地址。CSN 信号在最后一个 Data Byte 后拉高，其余传输信息过程均维持低电平。
- **FIFO:** FIFO 读写模式。该模式下单字节或连续传输均可实现，传输规则同 Single 模式和 Burst 模式，不同点在于 Address Byte 中的地址位 `addr` 只能配置为 0x01，且 Slave 在 Data Byte 之间不做地址递增操作。

另外，可通过配置 REG_OUT_PAD_MODE 寄存器，将 MISO 配置成输入高阻状态，实现 4 线 SPI 的一主多从连接架构。

REG_OUT_PAD_MODE	0 (dec)	1 (dec)	2 (dec)	3 (dec)	3 (dec)
MISO_OUT	MISO_3V	0	1	CSN_IN=1 输出 0	CSN_IN=0 输出 MISO_3V
MISO_DIEN	0	0	0	0	0
MISO_OE	1	1	1	CSN_IN=1 0	CSN_IN=0 1
MISO_PUEN	0	0	0	0	0
MISO_PDEN	0	0	0	0	0
NOTE	正常输出	输出 0	输出 1	CSN_IN=1 不输出	CSN_IN=0 正常输出

9.1.1 四线 SPI 写时序

SPI 写时序如下：




图 9-1 SPI 写时序

9.1.2 四线 SPI 读时序

SPI 读时序如下：




图 9-2 SPI 读时序

9.1.3 四线 SPI 时序要求

下表中所有 SPI 时序要求如下：

符号	描述	最小值	典型值	最大值	单位
t1	SCN 下降沿到 SCK 上升沿	32	-	-	ns
t2	SCK 时钟周期	100	-	-	ns
t3	SCK 高电平时间	50	-	-	ns
t4	MOSI 到 SCK 时钟的 SETUP 时间	7	-	-	ns
t5	MOSI 到 SCK 时钟的 HOLD 时间	7	-	-	ns
t6	SCK 下降沿到 MISO 延时	0	-	15	ns
t7	SCK 到 SCN 上升沿时间	0	-	150	ns

9.2 三线 SPI

芯片默认是支持四线 SPI 和 I2C，如需要使用三线 SPI，需要上电后配置寄存器 SPI3_EN_REG，使得三线 SPI 生效。三线 SPI 信号包括：

- SCK（时钟）
- CSN（片选信号，低电平有效）
- MOSI（数据输入/输出）

9.2.1 三线 SPI 写时序

SPI 写时序如下：




图 9-3 3 线 SPI 写时序

9.2.2 三线 SPI 读时序

SPI 读时序如下：




图 9-4 3 线 SPI 读时序

9.2.3 三线 SPI 时序要求

请参考 9.1.3 节。

9.3 I2C

芯片默认支持 I2C，I2C 信号 SCL 和 SDA 复用 SPI 的 SCK 和 MOSI 信号。

注意：使用 I2C 时，要求 CSN 信号为高。

I2C 的设备地址位宽为 7bit，内容是 0x72。

I2C 起始信号 Start 的时序图下：




图 9-5 I2C 起始信号

I2C 终止信号 Stop 的时序图下：




图 9-6 I2C 终止信号

9.3.1 I2C 写时序

I2C 写时序如下：




图 9-7 I2C 写时序

9.3.2 I2C 读时序

I2C 读时序如下：




图 9-8 I2C 读时序

9.3.3 I2C 时序要求

符号	描述	最小值	典型值	最大值	单位
t1	SCL 时钟周期	200	-	-	ns
t2	SCL 高电平时间	100	-	-	ns
t3	SDA 到 SCL 时钟的 SETUP 时间	12	-	-	ns
t4	SDA 到 SCL 时钟的 HOLD 时间	12	-	-	ns

9.4 FIFO

芯片具有 256bytes 的 FIFO 用以存储 TX 模块发送数据和 RX 模块解码数据。

FIFO 由单口 RAM 组成，只能实现单包数据信息的存储和读取，在 FIFO 已存有一包数据的情况下，应先读取完此包数据后再写入，否则 FIFO 中前一包数据将被覆盖。

FIFO 在 STB3 及之后的工作模式中，可以由 Modem 和 SPI、I2C 完成读写操作。

FIFO 的读写地址为 0x01, 通过 SPI 或者 I2C 可通过该地址对 FIFO 内容进行读写操作。

9.5 GPIO

芯片支持多个 GPIO 输入输出控制，可通过寄存器配置对 GPIO 进行控制，寄存器配置请见 12.4 节。每个 GPIO 端口都可以配置成内部拉高(pull up)/拉低(pull down)的输入、高阻输入 (floating input)、推挽输出 (CMOS output) 等模式，配置方式如表 9-1 所示。

表 9-1 GPIO 端口模式配置

DIEN	OE	OUT	PUEN	PDEN	IO 方向	IO 状态
0	1	0/1	0	0	推挽输出	0/1
0	0	x	0	0	开漏输出	高阻
1	0	x	0	0	输入	高阻
1	0	x	1	0	输入	上拉
1	0	x	0	1	输入	下拉

注意：芯片中 GPIO10 和 GPIO11 的输出模式可被复用为实现特殊功能。

9.5.1 外置 PA 控制 GPIO

GPIO10 有两种配置输出模式：普通 IO 和 PA 控制管脚。通过寄存器 REG_OUT_FUNC_SEL_PA 可配置 GPIO10 的不同模式。

当 GPIO10 配置为普通 IO 时，可以输出高低电平，与其他 GPIO 无异。

当 GPIO10 被配置为 PA 控制时，并且外控 PA 模式通过寄存器配置为开启状态，GPIO10 可作为外部 PA 的使能控制引脚，即 GPIO10 仅在发射模式下发送数据时输出高电平，其他时间输出低电平。

寄存器名称	寄存器位置	描述
REG_OUT_FUNC_SEL_PA	page0, 0x5e, bit7	GPIO10 功能选择 当 REG_OUT_FUNC_SEL_PA 为 1, GPIO10 为普通的 IO, 其输出可由寄存器 PAD_OUT_REG_PA 配置; 当 REG_OUT_FUNC_SEL_PA 为 0, GPIO10 输出为外置 PA 功能管脚。
PAD_OUT_REG_PA	page0, 0x68, bit2	控制 GPIO10 输出的寄存器。 当 REG_OUT_FUNC_SEL_PA 为 1, GPIO10 为普通的 IO, 其输出可由寄存器 PAD_OUT_REG_PA 配置。

9.5.2 CAD 监测 GPIO

GPIO11 有两种配置模式：普通 IO 和 CAD 检测管脚。通过寄存器 REG_OUT_FUNC_SEL_CAD 可配置 GPIO11 的不同模式。

当 GPIO11 配置为普通 IO 时，可以输出高低电平，与其他 GPIO 无异。

当 GPIO11 被配置为 CAD 信号检测中断输出时，并且 CAD 功能也通过寄存器配置为开启状态，以及芯片处于 RX 状态时，当接收到与当前配置的带宽和扩频因子参数相同的信号时，GPIO11 就会产生一个连续稳定的高电平，指示芯片搜寻到了空中信号，该高电平直到信号消失才会拉低；其他情况和模式，GPIO11 都输出低电平。具体 CAD 配置使用可参考 9.4 章节。

芯片 CAD-IRQ 中断引脚复用了 GPIO11 引脚，使用时需要将 GPIO11 硬件配置成 CAD-IRQ 输出模式。

寄存器名称	寄存器位置	描述
REG_OUT_FUNC_SEL_CAD	page0, 0x5e, bit6	CAD 功能选择 当 REG_OUT_FUNC_SEL_CAD 为 1, GPIO 为普通的 IO, 其输出可由寄存器 PAD_OUT_REG 配置; 当 REG_OUT_FUNC_SEL_CAD 为 0, GPIO 输出为 CAD 功能管脚。
PAD_OUT_REG_CAD	page0, 0x68, bit3	控制 GPIO11 输出的寄存器。 当 REG_OUT_FUNC_SEL_CAD 为 1, GPIO11 为普通的 IO, 其输出可由寄存器 PAD_OUT_REG_CAD 配置。

10 ChirpIoT 特殊功能说明

10.1 RSSI 功能

10.1.1 ChirpIoT 信号的 RSSI 指示

芯片支持信号能量统计功能。芯片接收到 ChirpIoT 数据时，芯片内部逻辑会统计当前数据包的信号强度 RSSI 值，但数据包接收完成后，MCU 可通过 SPI 接口读取寄存器 RSSI_R32_HOLD 或者 RSSI_RBW_HOLD 来获取当前数据包的 RSSI 值。

10.1.2 信道检测 RSSI 指示

RSSI 功能同时支持检测信道时的能量统计指示。芯片在进入 RX 状态后，通过配置寄存器 REG_RSSI_PRE_RD，可进行一次 RSSI 能量统计，而后通过寄存器 RSSI_R32_HOLD 可读取当前信号 RSSI 能量。

REG_RSSI_PRE_RD 先配置为 0，再配置为 1，可以更新一次 RSSI 值，寄存器位置如下：

寄存器名称	寄存器位置	描述
REG_RSSI_PRE_RD	page2, 0x06, bit2	检测信道 RSSI 读取开关，由 0 配置为 1 时更新一次 RSSI 值。

10.2 信号噪声能量统计功能

芯片支持信号噪声统计功能。芯片接收到 ChirpIoT 数据时，芯片内部逻辑会计算当前数据包的信号能量和噪声能量，但数据包接收完成后，MCU 可通过 SPI 接口读取寄存器 SIG_POW_AVG 的信号能量值和寄存器 NOI_POW_AVG 的噪声能量值，然后 MCU 可通过标准公式计算得到该数据包的信噪比情况。

10.3 信道活跃检测（CAD）

由于 ChirpIoT™信号具有优异的接收性能，在低于接收机底噪声的情况下仍然能保证正常的信号接收解调，在这样的情况下，仅使用信号强度指示 RSSI 来判断信道是否被占用的方式已经无法满足需求，因此，芯片专门设计了信道活动检测器来检测 ChirpIoT™信号，保证能在低于接收机底噪声的情况下也能发现信道被其他设备发送的 ChirpIoT™信号占用。

信道互动检测器的检测功能分成两个部分，一个是 ChirpIoT™信号前导段检测，一个是 ChirpIoT™信号数据段检测。

10.3.1 ChirpIoT 信号前导段检测

如图 10-1 所示：




图 10-1 信道活跃检测（CAD）

芯片支持 CAD-IRQ 中断，在进入 RX 模式后，芯片会检测信道中是否存在 ChirpIoT™ 的前导信号，如果存在则将 CAD-IRQ 置高，外部 MCU 可以通过在一定时间内检测 CAD-IRQ 信号是否拉高来判断信道中是否存在 ChirpIoT™ 的前导信号。如存在则可以继续等待数据接收的 IRQ 中断，而后进行数据接收；如不存在 ChirpIoT™ 的前导信号，

则快速退出 RX 模式，等待进入其他模式命令。

另外，为了减少 CAD-IRQ 的误触发，增加了 CAD-IRQ 的滤波功能，通过配置寄存器可启动该功能。

地址	寄存器	BIT	推荐值	读写	说明
[1][0x25]	REG_DEC_VAL_THRE	1:0	0x3	W/R	CAD 检测阈值，规定连续接收到几个 preamble 之后 CAD 拉高。

10.3.2 ChirpIoT 信号数据段检测

为了避免错过 ChirpIoT 信号的前导信号而导致实际接收过程中无法实现有效 CAD 检测，芯片还同时支持非 ChirpIoT 前导信号的检测，即 ChirpIoT 数据段信号检测功能。通过配置寄存器 REG_SIGNAL_POWER_THRED、REG_DEC_PLD_THRE、REG_DEC_PLD_EN 可实现启动数据段信号检测。

寄存器配置说明：

地址	寄存器	BIT	推荐值	读写	说明
[1][0x35]	REG_SIGNAL_POWER_THRED	7:4	4'b1110	W/R	CAD 有效信号的阈值，只有能量大于此值才能进入 CAD 有效信号的判断。
	REG_DEC_PLD_THRE	3:2	2'b10	W/R	CAD 有效信号个数阈值，只有接收到满足条件的此数值个数的 preamble，才能拉高 CAD。
	REG_DEC_PLD_EN	1	1'b0	W/R	CAD payload 检测使能 0: disable 1:enable

注意：前导段和数据段的 CAD 检测可以同时打开，确保不同阶段数据可检测判断。

10.4 MAPM 模式功能

在 ChirpIoT 星状组网使用场景中，为了保证节点端设备能收到网关发送的数据，网关端会使用超长 Preamble 进行发送，如 preamble 占用时间 1 秒。在这种情况下，所有节点端设备在收到 preamble 后都会一直接收直到 payload 阶段显示节点网络地址，此时，节点端设备的软件可以比较收到的网络地址和节点设备自己地址，如不同，则停止接收，降低功耗，如满足地址接收条件则继续接收。这种方案存在几个问题：

- ① 不满足地址接收条件的节点端设备，直到 payload 阶段才能停止接收，浪费大量功耗
- ② 满足地址接收条件的节点端设备也需要收满超长的 preamble 才能进入 payload 接收阶段，也较浪费功耗

为解决以上两个功耗问题，芯片增加新的帧结构模式 Multiple Address Preamble Mode (MAPM)。该帧结构模式是在 Preamble 阶段插入特殊地址，这样节点端在 Preamble 阶段就可以根据地址来提前判断是否满足地址接收条件，已解决①问题。另外，为了

解决第②问题，在特殊地址中增加可变计数器，表明后续还有多少 Preamble 长度，满足地址接收条件的节点端设备可提前进入低功耗休眠状态，后根据该计数器判断需要提前多久在进入接收状态，保证数据正常接收，以便进一步节省满足地址接收条件的节点端设备功耗。


10.5 eFuse 功能

芯片支持 82Bytes 的 eFuse 空间区域供客户使用，可用于存储掉电不丢失的数据。

10.6 提前中断功能

芯片提前中断功能是在芯片读取一帧数据的过程中，查看已经解出来的数据，判断是不是自己想要的，再决定继续读取还是放弃这帧数据。

流程图如下所示：



10.7 智能化 SF 识别

芯片为实现轻量化网关设备，设计了智能化 SF 识别硬件电路，可完成在同一个频点根据实际信道中的 ChirpIoT™的 SF 模式，智能化识别，并自动配置芯片 SF 参数，达到接收不同 SF 信号数据的目的。

具体实现流程如图 10-2 所示：




图 10-2 智能化 SF 识别

11 操作模式说明

11.1 综述

芯片一共有 7 种模式：DeepSleep 模式、Sleep 模式、STB1 模式、STB2 模式、STB3 模式、TX 模式和 RX 模式。




图 11-1 工作模式设置流程

芯片上电后有七种状态，包括深度睡眠模式(DeepSleep)、睡眠模式(Sleep)、LDO 工作模式(STB1)、OSC 工作模式(STB2)、OSC 输出模式(STB3)、TX 模式以及 RX 模式。所有状态可通过配置寄存器进行切换。

注：如果芯片外围电路不支持 DCDC，可不配置 EN_DCDC，直接从 STB1 进入 STB2。芯片电路可参考第 13 章。

11.2 工作模式说明

11.2.1 Deep Sleep 模式

该模式下 3V 逻辑区域工作，除 3V 逻辑区域寄存器可配置，其余模块不可操作，保持芯片功耗最小。

11.2.2 Sleep 模式

该模式下使能低功耗 LDO，芯片功耗较低，且可支持所有寄存器保电，但禁止通过 SPI/I2C 配置除 3V 逻辑区域以外的其他寄存器。

11.2.3 STB1 模式

该模式高性能 LDO 开始工作，低压区域逻辑使能。

11.2.4 DCDC 模式

在 STB1 状态下可通过给 EN_DCDC 寄存器写入高电平来打开芯片的 DCDC 功能。

注意：DCDC 模式需要相关外围电路支持，请参考第 13 章。

11.2.5 STB2 模式

该模式打开 OSC 晶振，OSC 开始工作维持震荡但不输出给其他模块，功耗相对较小。

11.2.6 STB3 模式

该模式下 OSC 时钟输出给各模块，芯片开始正常工作。

11.2.7 TX 模式

该模式已打开所有 TX 发射相关的模块，可实现包数据的编码和发送。

11.2.8 RX 模式

该模式已打开所有 RX 接收相关的模块，等待包数据的接收和解码。

12 寄存器

芯片的寄存器分为 4 页，每页共 128 个寄存器地址，通过寄存器 0x00 的 REG_PAGE_SEL 进行寄存器页选择，其中地址 0x00~0x05 的寄存器在任意一个寄存器页都可以实现操作。下表描述了芯片每个寄存器的位置和功能。

注意：

- 禁止对 *Reserved* 部分的寄存器进行读写操作。
- 所有低压区的寄存器仅支持在 *STB1*、*STB2*、*STB3*、*Tx* 和 *Rx* 模式操作。

12.1 系统配置

page	地址	寄存器	BIT	推荐值	读写	说明
0/1/2/3	0x00	REG_SOFT_RST	7	0x00	W/R	软复位，除 1.2V 配置寄存器外的所有 1.2V 逻辑复位 0: 复位 1: 不复位
		Reserved	6:2		W/R	Reserved
		REG_PAGE_SEL	1:0		W/R	0: 选择 Page0 1: 选择 Page1 2: 选择 Page2 3: 选择 Page3
	0x01	FIFO READ/ WRITE ACCESS POINT	7:0	-	W/R	FIFO 读写地址

12.2 模式配置

page	地址	寄存器	BIT	推荐值	读写	说明
0/1/2/3	0x02	Reserved	7:3	0x00	W/R	Reserved
		REG_OPERATE_MODE	2:0		W/R	0: 深度睡眠模式 1: 睡眠模式 2: STB1 模式(LDO 工作) 3: STB2 模式(OSC 工作) 4: STB3 模式(OSC 输出) 5: Tx 模式 6: Rx 模式
	0x04	Reserved	7:6	0x06	W/R	Reserved
		EN_LS_3V	5		W/R	1: 电平转换使能
		POR_RSTL	4		W/R	1.2V 所有配置寄存器复位 0: 复位 1: 不复位
		Reserved	3:0		W/R	Reserved

12.3 MAC 配置（低压区寄存器）

page	地址	寄存器	BIT	推荐值	读写	说明
0	0x54	Reserved	7:3	0x00	W/R	Reserved
		REG_TX_FIFO_FULL	2		W/R	0: TX FIFO 未 1: TX FIFO 已
		REG_TX_FIFO_FULL_SEL	1		W/R	0: select fifo wr done 1: select reg tx fifo full
		Reserved	0		W/R	Reserved
	0x58	REG_RX_TIMEOUT_IMMED	7	0x0F	W/R	1: Rx 超时 IRQ 立即生成
		REG_MAPM_IRQ_MASK	6		W/R	MAPM 模式下的 IRQ MASK 使能 0: 不产生 MAPM 的 IRQ 中断 1: 产生 MAPM 的 IRQ 中断
		Reserved	5		W/R	Reserved
		REG_RX_PLHD_DONE_MASK	4		W/R	提前中断模式掩码 0: 不产生提前中断模式的 IRQ 中断 1: 产生提前中断模式的 IRQ 中断
		REG_RX_DONE_MASK	3		W/R	rx 完成 irq 掩码 0: 不产生 rx 完成的 IRQ 中断 1: 产生 rx 完成的 IRQ 中断
		REG_RX_PL_CRC_ERR_MASK	2		W/R	Rx 有效负载 crc 错误 irq 掩码 0: 不产生 Rx 有效负载 crc 错误的 IRQ 中断 1: 产生 Rx 有效负载 crc 错误的 IRQ 中断
		REG_RX_TIMEOUT_MASK	1		W/R	Rx 超时 irq 掩码 0: 不产生 Rx 超时的 IRQ 中断 1: 产生 Rx 超时的 IRQ 中断
		REG_TX_DONE_MASK	0		W/R	Tx 完成 irq 掩码 0: 不产生 Tx 完成的 IRQ 中断 1: 产生 Tx 完成的 IRQ 中断
	0x5b	Reserved	7:3	0x03	W/R	Reserved
		REG_RX_DONE_RST_TEST	2		W/R	1: 一旦 RX 完成，modem 即刻复位 0: IRQ 清零且 RX 完成后 modem 才复位
		REG_RX_CR_ERR_RST	1		W/R	1: rx 码率错误复位使能
		REG_RX_HEADER_ER_RST	0		W/R	1: rx 包头错误复位使能
	0x5d	Reserved	7:1	0x00	W/R	Reserved
		REG_2POINT_CAL_EN	0		W/R	两点 cal 使能，高电平有效
	0x6c	EFUSE_WR_IRQ	7	0x00	R	eFuse 读写完中断 1: 高电平说明读写完成
		REG_MDM_MAPM_IRQ	6		R	MAPM 中断状态寄存器 1: MAPM IRQ; 0: 非 MAPM IRQ
		Reserved	5		W/R	Reserved
		REG_RX_PLHD_DONE_IRQ	4		W/R	写 1 清零提前中断
		REG_RX_DONE_IRQ	3		W/R	写 1 清零 rx done irq
		REG_RX_PL_CRC_ERR_IRQ	2		W/R	写 1 清零 rx payload crc error irq

		REG_RX_TIMEOUT_IRQ	1		W/R	写 1 清零 rx timeout irq
		REG_TX_DONE_IRQ	0		W/R	写 1 清零 tx done irq
	0x6D	REG_MAPM_PN_CNT	7:0	0x00	R	MAPM 模式的 preamble 数量计数器
	0x6E	REG_MAPM_ADDRX	7:0	0x00	R	MAPM 模式的 addrx

12.4 GPIO 接口配置（低压区寄存器）

page	地址	寄存器	BIT	推荐值	读写	说明
0	0x5e	REG_OUT_FUNC_SEL_PA	7	0x00	W/R	1: 作为普通 IO 使用 0: 作为外置 PA 使用
		REG_OUT_FUNC_SEL_CAD	6		W/R	1: 作为普通 IO 使用 0: 作为 CAD 引脚使用
		Reserved	5:0		W/R	Reserved
	0x5f	GPIO_PDEN LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: GPIO3 下拉使能 GPIO_PDEN LSB[0]: GPIO0 下拉使能 其他配置 Reserved
	0x60	Reserved	7:4	0x00	W/R	Reserved
		GPIO_PDEN MSB	3:0		W/R	GPIO_PDEN MSB[3]: GPIO11 下拉使能 GPIO_PDEN MSB[2]: GPIO10 下拉使能 其他配置 Reserved
	0x61	GPIO_PUEN LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: GPIO3 上拉使能 GPIO_PDEN LSB[0]: GPIO0 上拉使能 其他配置 Reserved
	0x62	Reserved	7:4	0x00	W/R	Reserved
		GPIO_PUEN MSB	3:0		W/R	GPIO_PDEN MSB[3]: GPIO11 上拉使能 GPIO_PDEN MSB[2]: GPIO10 上拉使能 其他配置 Reserved
	0x63	GPIO_DIEN LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: GPIO3 输入使能 GPIO_PDEN LSB[0]: GPIO0 输入使能 其他配置 Reserved
	0x64	Reserved	7:4	0x00	W/R	Reserved
		GPIO_DIEN MSB	3:0		W/R	GPIO_PDEN MSB[3]: GPIO11 输入使能 GPIO_PDEN MSB[2]: GPIO10 输入使能 其他配置 Reserved
	0x65	GPIO_OE LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: GPIO3 输出使能 GPIO_PDEN LSB[0]: GPIO0 输出使能 其他配置 Reserved
	0x66	Reserved	7:4	0x00	W/R	Reserved
		GPIO_OE MSB	3:0		W/R	GPIO_PDEN MSB[3]: GPIO11 输出使能 GPIO_PDEN MSB[2]: GPIO10 输出使能 其他配置 Reserved
	0x67	GPIO_OUT LSB	7:0	0x00	W/R	GPIO_PDEN LSB[3]: GPIO3 输出 GPIO_PDEN LSB[0]: GPIO0 输出 其他配置 Reserved
	0x68	Reserved	7:4	0x00	W/R	Reserved
		GPIO_OUT MSB	3:0		W/R	GPIO_PDEN MSB[3]: GPIO11 输出

						GPIO_PDEN MSB[2]: GPIO10 输出 其他配置 Reserved
	0x74	Reserved	7:6	-	R	Reserved
		GPIO_IN LSB	5:0	-	R	GPIO_PDEN LSB[3]: GPIO3 输入 GPIO_PDEN LSB[0]: GPIO0 输入 其他配置 Reserved
	0x75	Reserved	7:6	-	R	Reserved
		GPIO_IN MSB	5:0	-	R	GPIO_PDEN LSB[3]: GPIO11 输入 GPIO_PDEN LSB[2]: GPIO10 输入 其他配置 Reserved

12.5 基本操作配置

page	地址	寄存器	BIT	推荐值	读写	说明
3	0x06	Reserved	7:3	0x00	W/R	Reserved
		REG_TX_CFG_MODE	2		W/R	0: 单次发送模式 1: 连续发送模式
		REG_RX_CFG_MODE	1:0		W/R	0: 单次接收模式 1: 带超时的单次接收模式 2: 连续接收模式
	0x07	REG_RX_TIMEOUT[7:0]	7:0	0x00	W/R	接收超时设置, 低 8 位, 单位微秒
	0x08	REG_RX_TIMEOUT[15:8]	7:0	0x00	W/R	接收超时设置, 高 8 位, 单位微秒
	0x0D	BW	7:4	0x98	W/R	带宽: 6: 62.5 kHz 7: 125 kHz 8: 250 kHz 9: 500 kHz
		CODING RATE	3:1		W/R	码率: 1: 4/5 2: 4/6 3: 4/7 4: 4/8
		Reserved	0		W/R	Reserved
	0x0E	SPREADING FACTOR	7:4	0x78	W/R	SF: 5: 32 chips / symbol 6: 64 chips / symbol 7: 128 chips / symbol 8: 256 chips / symbol 9: 512 chips / symbol 10: 1024 chips / symbol 11: 2048 chips / symbol 12: 4096 chips / symbol
		RXPAYLOADCRC CON	3		W/R	0: CRC 关闭 1: CRC 打开
		Reserved	2:0		W/R	Reserved
	0x0F	SYNCWORD[7:4]	7:5	0x12	W/R	同步字高 4bit

						SF5 时取值范围 0x1~0x 3 SF6 时取值范围 0x 1~0x 7 其余 SF 取值范围 0x 1-0x F
		SYNCWORD[3:0]	3:0		W/R	同步字低 4bit SF5 时取值范围 0x0~0x 3 SF6 时取值范围 0x 0~0x 7 其余 SF 取值范围 0x 0-0x F
	0x10	IF[7:0]	7:0	0xC0	W/R	中频配置，次高 8 位
	0x11	IF[11:8]	7:4	0x0F	W/R	中频配置，高 4 位
		Reserved	3:0		W/R	Reserved
	0x12	Reserved	7:4	0x06	W/R	Reserved
		LOWDATARATE	3		W/R	0: 正常模式 1: 低速率模式
		Reserved	2:0		W/R	Reserved
	0x13	PREAMBLE_LEN[7:0]	7:0	0x08	W/R	preamble 长度低 8 位
	0x14	PREAMBLE_LEN[15:8]	7:0	0x00	W/R	preamble 长度高 8 位
	0x1A	SPI3_EN_REG	7	0x03	W/R	3 线 SPI 选择寄存器 0: 不选择 3 线 SPI 模式; 1: 选择 3 线 SPI 模式
		REG_MOSI_PUEN	6		W/R	mosi 管脚的寄存器控制模式 puen 控制寄存器
		REG_CSN_PUEN	5		W/R	csn 管脚的寄存器控制模式 csn 控制寄存器
		REG_SCK_PUEN	4		W/R	sck 管脚的寄存器控制模式 sck 控制寄存器
		REG_IN_PAD_MODE	3		W/R	SPI 输入管脚手动配置模式使能
		REG_OUT_PAD_MODE	2:0		W/R	SPI 的 MISO 管脚模式选择，用于 1 对多的 SPI 应用
	0x24	Reserved	7:4	0x00	W/R	Reserved
		EN_DCDC_3V	3		W/R	DCDC 使能 0: DCDC bypass 1: DCDC 工作
		Reserved	2:0		W/R	Reserved
	0x26	XTAL_ACTIVE_EN_3V	7	0x00	W/R	支持 3V 供电的有源晶振通道使能，保证芯片可工作在晶振 3V 时钟下 1: 打开；0: 关闭
		XTAL_STARTUP_EN_3V	6		W/R	晶振快速启动使能。1: 打开；0: 关闭。
		EN_DIG_COREPOWER_3V	5		W/R	数字核电压使能开关 1: 打开；0: 关闭
		Reserved	4:0		W/R	Reserved

13 参考原理图




图 13-1 433MHz 参考原理图




图 13-2 Switchless 433MHz 参考原理图




图 13-3 490MHz 参考原理图




图 13-4 Switchless 490MHz 参考原理图




图 13-5 863MHz 参考原理图




图 13-6 915MHz 参考原理图

14 封装尺寸




图 14-1 QFN28 封装图

表 14-1 QFN28 封装尺寸

符号	最小值(mm)	典型值(mm)	最大值(mm)
A	0.70	0.75	0.80
A1	-	0.02	0.05
A2	0.203 REF		
b	0.15	0.20	0.25
D	3.90	4.00	4.10
D2	2.55	2.65	2.75
E	3.90	4.00	4.10
E2	2.55	2.65	2.75
e	0.40 BSC		
K	0.225	0.275	0.325
L	0.35	0.40	0.45
h	0.30	0.35	0.40
Ne	2.40 BSC		
Nd	2.40 BSC		

15 注意事项

- 1) 该产品属 CMOS 器件，在储存、运输、使用过程中要注意防静电。
- 2) 器件使用时接地要良好。
- 3) 回流焊温度不能超过 260℃。

无铅回流焊工艺曲线如下图：




图 15-1 回流焊工艺曲线图

16 储存条件

- 1) 产品在密封包装中储存：在温度小于 30°C 且湿度小于 90%时，可达 12 个月。
- 2) 包装袋被打开后，元器件将被回流焊制程或其他的高温制程所采用时必须符合：
 - a) 在 72 小时内且工厂环境为小于 30°C≤60%RH 完成；
 - b) 保存在 10%RH 环境下；
 - c) 使用前进行 125°C，24h 烘烤去除内部水汽。
- 3) MSL（包装湿度敏感性）：3 级（根据 IPC/JEDEC J-STD-020 确定）

缩略语

ADC	模数转换器
CAD	信道活跃检测
Chirp	线性调频
CRC	循环冗余校验
CSN	SPI 片选信号
DAC	数模转换器
DCDC	直流变换器
FIFO	先入先出
GPIO	通用型输入输出
IRQ	中断请求
LDO	低压差线性稳压器
LPF	低通滤波器
MAC	介质访问控制层
MCU	微处理单元
Mixer	混频器
Modem	调制解调器
OSC	振荡器
PA	功率放大器
RF	射频
PLL	锁相环
PMU	电源管理单元
POR	上电复位
RAM	随机存取存储器
RSSI	信号强度指示
SCK	SPI 时钟信号
SF	扩频因子
SPI	串行外设接口
STB	待机模式
Sync	同步
VCO	压控振荡器

修订历史

Version	Date	Content
V1.0	2023.05	初版
V1.1	2023.06	增加包装方式、参考原理图，优化引脚定义中 pin1 和 pin2 名称，功能未变
V1.2	2023.07	增加 PAN3060 系列、电气特性等
V1.3	2023.08	更新参考原理图，补充工作电压描述
V1.4	2023.09	补充不同频段的参考原理图，补充不同频段的电气特性
V1.5	2023.10	更新参考原理图
V1.6	2023.12	更新基本操作配置中 SYNCWORD 寄存器的描述，更新参考原理图
V1.7	2024.03	更新参考原理图和电气特性。
V1.8	2024.05	增加引脚说明中 NC 的描述，更新休眠电流、发射电流，更新工作频段
V1.9	2024.08	增加工作频段

文档说明

由于版本升级或存在其他原因，本文档内容会不定期进行更新。除非另有约定，本文档内容仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

商标

磐启是磐启微电子有限公司的商标。本文档中提及的其他名称是其各自所有者的商标/注册商标。

免责声明

本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，磐启微电子有限公司对本文档内容不做任何明示或暗示的声明或保证。

联系方式



上海磐启微电子有限公司

张江高科技园区盛夏路 666 号 D 栋 302 室
上海市浦东新区



021-50802371

<http://www.panchip.com>

